التصميم المعماري والتنفيذ لفاحص معدل خطأ البيانات على حقل مصفوفة البوابات المبرمجة FPGA

صفحة المادة البسيطة
dc.contributor.authorزهراء صديق يحيى
dc.contributor.authorاشراف معن احمد شحاذة
dc.date.accessioned2026-02-19T06:11:07Z
dc.date.issued2016
dc.descriptionرسالة مقدمة الى مجلس كلية الهندسة في جامعة الموصل وهي جزء من متطلبات نيل الشهادة ماجستير علوم في الهندسة الكهربائية / الكترونيك
dc.identifier.urihttps://drcentrallibrary.uomosul.edu.iq/handle/123456789/3489
dc.language.isoAR
dc.relation.ispartofseries634th
dc.subjectBERT فاحص معدل خطأ البت
dc.subjectBER معدل خطأ البت
dc.subjectAWGN الضوضاء البيضاء المضافة ذات توزيع كاوسي
dc.titleالتصميم المعماري والتنفيذ لفاحص معدل خطأ البيانات على حقل مصفوفة البوابات المبرمجة FPGA
dc.title.alternativeArchitectural Design and Implementation of Bit Error Rate Tester on FPGA
dc.typeThesis

ملفات

الحزمة الرئيسية

يظهر الآن 1 - 2 من 2
صورة مصغرة
الاسم:
المستخلص.pdf
الحجم:
400.11 KB
تنسيق:
Adobe Portable Document Format
تنزيل
صورة مصغرة
الاسم:
الملف الكامل.pdf
الحجم:
12.65 MB
تنسيق:
Adobe Portable Document Format
تنزيل

حزمة الترخيص

يظهر الآن 1 - 1 من 1
صورة مصغرة
الاسم:
license.txt
الحجم:
1.71 KB
تنسيق:
Item-specific license agreed to upon submission
الوصف:
تنزيل

المجموعات

الرسائل والاطاريح الجامعية